数字钟仿真电路图实践报告(数字钟仿真电路图)

导读 你们好,最近小活发现有诸多的小伙伴们对于数字钟仿真电路图实践报告,数字钟仿真电路图这个问题都颇为感兴趣的,今天小活为大家梳理了下,

你们好,最近小活发现有诸多的小伙伴们对于数字钟仿真电路图实践报告,数字钟仿真电路图这个问题都颇为感兴趣的,今天小活为大家梳理了下,一起往下看看吧。

1、 设计方案:用555产生一个1kHz的时钟信号,然后用三个74ls 160串联分频产生一个1Hz的时钟信号,引入用74LS161和与非门设计的00-59周期计数电路(即数字钟的“秒”计数电路)。

2、 然后分钟计数电路和小时计数电路依次,同时由数码管显示。最后,在此基础上,添加小时和时间修正功能。

3、 电路的总体设计见下图。

4、 信号发生电路的设计如下图所示。原理是用555和电阻电容组成一个能产生1kHz时钟信号的电路,然后用三个十进制74LS160进行分频,从而产生一个1Hz的时钟信号。

5、 “秒”计数电路和“分”计数电路的设计如下图所示。说明原理:0-5循环计数器和0-9循环计数器分别由十六进制74LS161和与非门构成,图中采用清零法。

6、 “小时”计数电路的设计如下图所示。原理是利用十六进制74LS161和与非门构成一个0-9循环计数器,可以进位,但当左右计数器同时达到“2”和“4”时,同时清零,从而实现00-23循环计数的功能。

7、 报时电路的设计见下图。原理表明,它是由一个蜂鸣器、一个与非门和一个开关实现的。当“分”计数电路产生低进位信号时,通过与非门转为高电平,使蜂鸣器鸣响,开关可以控制此功能。

8、 定时电路的设计如下,说明原理:用一个按钮开关,当按下开关时,会为计数器产生一个低电平,使计数器在下降沿加1。

以上就是数字钟仿真电路图这篇文章的一些介绍,希望对大家有所帮助。

标签:

免责声明:本文由用户上传,如有侵权请联系删除!