自从在AMD的X570平台上引入PCI 4.0之后，制造商一直在大力推动存储设备支持市场上的新规范，以便消费者利用其提供的更高带宽和传输速度。
既然PCIe已在台式机解决方案中建立起来，我们将听到有关PCIe 5.0接口的更多详细信息，并且一些制造商已开始推出可用于下一代PCIe规范的产品。
Rambus今天宣布，它现在可以提供针对PCI Express 5.0设计的全面，优化的解决方案，并且向后兼容PCIe 4.0、3.0和2.0。PCIe 5.0接口将包括PHY和数字控制器，以提供轻松的SoC集成，从而加快上市时间。Rambus声称，专为7nm节点设计的PHY可提供一流的功耗，性能和面积。
Rambus IP内核副总裁兼总经理Hemant Dhulla表示：“我们的高速SerDes和内存接口解决方案使AI，数据中心，HPC，存储和网络中性能密集型应用的惊人进步成为可能。“现在，我们已将PCIe 5添加到我们业界领先的高速接口解决方案组合中，为芯片制造商提供了另一种释放设计力量的工具。”
Rambus最近收购了Northwest逻辑，该逻辑为新的PCIe 5.0接口提供了高性能数字控制器内核。PHY和数字控制器既可以作为经过全面验证和集成的解决方案来提供，也可以单独许可以与符合PIPE 5.2的第三方解决方案一起使用。
Rambus PCIe 5.0接口的主要功能和优势包括：
集成且经过共同验证的PHY和数字控制器，以提供完整的接口解决方案
采用Rambus业已验证的设计方法，用于长距离PCIe接口
每通道32 GT / s带宽，x16配置中具有128 GB / s带宽
向后兼容PCIe 4.0、3.0和2.0
支持Compute Express Link互连
先进的多抽头收发器和接收器均衡可补偿超过36dB的插入损耗
一流的功率，性能和面积
支持性能密集型应用，包括AI，数据中心，HPC，存储和400GbE网络
新的Rambus PCIe 5.0解决方案可通过先进的7nm FinFET工艺在全球范围内使用。Rambus SerDes解决方案的更多详细信息可以在Rambus官方页面上找到。
标签：
免责声明：本文由用户上传，如有侵权请联系删除！